Microchip Switchtec PCIe Gen6: Switch 160 lane cho hạ tầng AI thế hệ mới

Tại FMS 2026, Microchip trình diễn Switchtec PFX 160xG6, chip PCIe Gen6 switch sở hữu tới 160 lane và được thiết kế cho những hệ thống AI mật độ cao. Cùng với XpressConnect PCIe 6.0/CXL 3.1 retimer, hãng đang xây dựng một hệ sinh thái kết nối nhằm giải quyết bài toán truyền dữ liệu giữa CPU, GPU, accelerator và SSD trong các trung tâm dữ liệu thế hệ mới.

Microchip trình diễn Switchtec PFX 160xG6 tại FMS 2026

Một trong những sản phẩm nổi bật tại gian hàng Microchip ở Future of Memory and Storage 2026 là Switchtec PFX 160xG6, chip PCIe Gen6 switch được gắn trên bo mạch thử nghiệm và trình diễn trực tiếp tại sự kiện.

Theo nhiều chuyên gia, đây là phiên bản PCIe 6.0 có tới 160 lane. Sự xuất hiện của dòng chip mới cho thấy thị trường PCIe switch đang trở nên sôi động hơn khi các thành phần này chuyển từ vai trò chủ yếu trong máy chủ lưu trữ sang một mắt xích quan trọng của hạ tầng AI.

Microchip đang cạnh tranh trong một thị trường có những tên tuổi như Broadcom, Astera Labs và Marvell. Nguyên nhân khiến PCIe switch ngày càng quan trọng khá đơn giản: số lượng GPU, NIC, SSD và accelerator trong mỗi máy chủ server đang tăng nhanh, trong khi CPU không thể cung cấp một số lượng lane PCIe vô hạn.

PCIe switch cho phép mở rộng kết nối và xây dựng topology linh hoạt hơn giữa các thiết bị tốc độ cao.

Switchtec Gen 6 hỗ trợ tới 160 lane và 20 port

Theo thông số chính thức của Microchip, dòng Switchtec PFX Gen 6 có thể cung cấp tối đa 160 lane PCIe, 20 port và 10 stack. Hệ thống hỗ trợ bifurcation x8 và x16, phù hợp với những thiết bị cần nhiều lane như GPU, AI accelerator hay card mạng tốc độ cao.

Tuy nhiên, 20 port không đồng nghĩa một máy chủ thực tế sẽ sử dụng đủ 20 thiết bị. ServeTheHome lưu ý rằng trong các kiến trúc AI hiện đại, nhiều endpoint như GPU và NIC thường sử dụng liên kết x16, vì vậy số port vật lý được triển khai thực tế có thể thấp hơn đáng kể.

Đổi lại, 160 lane tạo cho nhà thiết kế hệ thống nhiều không gian hơn để phân phối băng thông.

Ví dụ, PCIe switch có thể nằm giữa CPU và nhiều GPU, SSD hoặc NIC, qua đó cho phép các endpoint chia sẻ hệ thống kết nối thay vì tất cả phải đấu trực tiếp vào CPU.

Đây là một trong những yếu tố quan trọng khi máy chủ AI ngày càng trở thành hệ thống dị thể, nơi CPU chỉ là một thành phần bên cạnh GPU, DPU, NIC, SSD và các accelerator chuyên dụng.

PCIe 6.0 đạt tốc độ 64 GT/s trên mỗi lane

Switchtec Gen 6 hỗ trợ PCIe 6.0 với tốc độ 64 GT/s mỗi lane, gấp đôi mức truyền dữ liệu của PCIe 5.0. Microchip cho rằng băng thông cao hơn giúp giảm tình trạng nghẽn khi dữ liệu di chuyển giữa CPU, GPU, bộ nhớ và storage.

PCIe 6.0 cũng chuyển sang tín hiệu PAM4 và sử dụng FLIT Mode kết hợp Forward Error Correction nhằm duy trì độ tin cậy khi tốc độ truyền tăng cao.

Với các workload AI, điều này đặc biệt quan trọng. GPU có thể thực hiện khối lượng phép tính rất lớn trong thời gian ngắn, nhưng accelerator sẽ không được khai thác tối đa nếu phải thường xuyên chờ dữ liệu từ SSD, NIC hay những thành phần khác.

Do đó, nâng hiệu năng AI không chỉ phụ thuộc vào việc sử dụng GPU mạnh hơn. Các liên kết đưa dữ liệu tới GPU cũng phải tăng tốc tương ứng.

Tiến trình 3nm giúp Switchtec Gen 6 tối ưu điện năng

Một điểm quan trọng khác của Switchtec Gen 6 là tiến trình sản xuất.

Microchip giới thiệu dòng sản phẩm này vào tháng 10/2025 và cho biết đây là dòng PCIe Gen6 switch đầu tiên của hãng được sản xuất trên tiến trình 3nm, hướng tới việc giảm điện năng trong những hệ thống có mật độ kết nối cao.

Điện năng ngày càng trở thành yếu tố quan trọng trong data center AI. Bản thân GPU có thể tiêu thụ hàng trăm watt hoặc hơn 1kW, nhưng tổng điện của một hệ thống không chỉ đến từ accelerator.

Switch, NIC, SSD, retimer và nhiều thành phần phụ trợ khác cũng đóng góp vào power budget của máy chủ hoặc rack.

Vì vậy, một PCIe switch có số lane cao nhưng tiêu thụ điện hiệu quả hơn có thể mang lại lợi ích đáng kể khi được triển khai trên hàng nghìn máy chủ.

Switchtec Gen 6 được thiết kế cho server AI và HPC

Microchip định vị Switchtec Gen 6 cho server AI, HPC, cloud và hyperscale data center. Ngoài băng thông, chip còn hỗ trợ nhiều tính năng phục vụ những kiến trúc máy chủ phức tạp.

Mỗi port có bộ điều khiển hot-plug và surprise-plug. Switch cũng hỗ trợ Non-Transparent Bridging (NTB), cho phép kết nối đồng thời nhưng vẫn cô lập nhiều host domain.

Multicast là một tính năng đáng chú ý khác. Nó cho phép phân phối cùng dữ liệu từ một nguồn tới nhiều thiết bị trong cùng PCIe domain, hữu ích cho những workload cần đưa một tập dữ liệu đến nhiều accelerator.

Microchip còn tích hợp bộ xử lý MIPS để đảm nhiệm các tác vụ quản lý, giám sát và điều khiển. Việc chẩn đoán và cấu hình được thực hiện thông qua bộ công cụ ChipLink của hãng.

XpressConnect PCIe 6 retimer được Microchip giới thiệu tại FMS 2026

Cùng Switchtec PFX 160xG6, Microchip còn trình diễn XpressConnect PCIe Gen6 retimer hoạt động trực tiếp tại FMS 2026.

Retimer trở nên cần thiết khi tốc độ PCIe tăng cao.

Ở 64 GT/s, tín hiệu khó duy trì chất lượng khi phải đi qua đường mạch PCB dài, connector, riser hoặc cable. Trong khi đó, máy chủ AI lại ngày càng lớn và phức tạp vì phải chứa nhiều GPU cùng hệ thống nguồn và tản nhiệt.

XpressConnect nhận tín hiệu PCIe bị suy giảm, khôi phục timing và signal integrity rồi truyền tiếp, qua đó mở rộng phạm vi kết nối mà không yêu cầu tất cả thiết bị phải nằm sát nhau. Microchip cho biết XpressConnect hỗ trợ PCIe 6.0 và CXL 3.0/3.1, hoạt động ở tốc độ tối đa 64 GT/s.

Độ trễ XpressConnect dưới 12ns

Theo Microchip, XpressConnect PCIe 6.0/CXL 3.1 đạt độ trễ pin-to-pin dưới 12ns. Công ty cho rằng con số này thấp hơn khoảng 80% so với giới hạn trong đặc tả PCIe 6.0 dành cho retimer.

Độ trễ thấp rất quan trọng với server AI.

Nếu một hệ thống phải sử dụng nhiều retimer để kéo tín hiệu qua bo mạch và cable, độ trễ phát sinh tại từng thành phần có thể cộng dồn. Với hàng loạt giao dịch nhỏ giữa GPU, NIC, memory expansion và storage, những độ trễ này cuối cùng ảnh hưởng đến hiệu quả sử dụng accelerator.

XpressConnect hỗ trợ các cấu hình bifurcation 1×16, 2×8 và 4×4, cho phép nhà sản xuất server sử dụng cùng một retimer trong nhiều thiết kế khác nhau. Microchip cũng cho biết sản phẩm tương thích ngược với nền tảng PCIe Gen3, Gen4 và Gen5 trong những trường hợp cần thiết.

CXL 3.1 ngày càng quan trọng với kiến trúc AI

Khả năng hỗ trợ CXL 3.1 giúp XpressConnect mở rộng phạm vi ứng dụng vượt khỏi PCIe truyền thống.

CXL sử dụng lớp vật lý của PCIe nhưng được phát triển để hỗ trợ các mô hình chia sẻ và mở rộng bộ nhớ hiệu quả hơn. Điều này ngày càng quan trọng khi các hệ thống AI cần dung lượng memory lớn nhưng bộ nhớ cục bộ trên CPU hoặc accelerator luôn có giới hạn.

Microchip cho biết XpressConnect hướng đến các kiến trúc memory expansion và resource disaggregation trong AI fabric. Retimer giúp kéo dài kết nối qua baseboard, riser và cable trong khi duy trì băng thông cao.

Trong tương lai, một server hoặc rack AI có thể không còn được thiết kế theo mô hình mỗi CPU sở hữu cố định toàn bộ GPU, memory và storage.

Thay vào đó, các tài nguyên có thể được tổ chức thành pool và phân phối linh hoạt theo workload. PCIe switch và CXL retimer chính là những thành phần giúp kiến trúc này trở nên khả thi.

Microchip kết hợp Switchtec Gen 6 với SSD PCIe Gen6

Tại FMS 2026, Microchip không chỉ trình diễn switch riêng lẻ.

Hãng phối hợp với Micron xây dựng hệ thống PCIe Gen6 end-to-end, trong đó Switchtec Gen 6 fanout switch nằm giữa host processor và nhiều Micron 9650 NVMe SSD. Mục tiêu là giúp các SSD hoạt động ở toàn bộ tiềm năng của giao tiếp PCIe Gen6.

Thiết kế này cũng minh họa mô hình composable và disaggregated infrastructure, nơi tài nguyên storage có thể được mở rộng và phân phối linh hoạt thay vì bị gắn cố định vào từng host. Theo Microchip, PCIe 6.0 có thể giúp duy trì throughput cần thiết cho AI, HPC và cloud khi lượng dữ liệu phải di chuyển giữa compute và storage tiếp tục tăng.

Đây cũng là lý do PCIe switch đang trở thành một thành phần chiến lược trong hệ thống AI. SSD ngày càng nhanh, GPU ngày càng mạnh và NIC ngày càng có băng thông cao; nếu lớp kết nối ở giữa không theo kịp, toàn bộ hệ thống vẫn có thể bị nghẽn.

Ngoài ra, sản phẩm SSD Kioxia GP1 với hiệu năng 10 triệu IOPS được giới thiệu tại FMS 2026 cũng thu hút đông đảo sự chú ý của giới công nghệ thời gian qua.

Bảo mật cũng được đưa vào PCIe switch

Switchtec Gen 6 không chỉ tập trung vào băng thông.

Microchip trang bị hardware root of trust và secure boot, đồng thời hướng sản phẩm tới các thuật toán mật mã hậu lượng tử đáp ứng CNSA 2.0.

Điều này phản ánh sự thay đổi trong cách PCIe switch được sử dụng.

Khi switch chỉ kết nối vài SSD trong một máy chủ, yêu cầu bảo mật ở cấp độ thành phần có thể chưa phải ưu tiên hàng đầu. Nhưng khi cùng thiết bị tham gia kết nối hàng loạt GPU, accelerator và storage trong hạ tầng multi-host hoặc composable, switch trở thành một điểm quan trọng trong chuỗi tin cậy của hệ thống.

Các tính năng như secure boot giúp giảm nguy cơ firmware không được phép chạy trên thiết bị ngay từ quá trình khởi động.

PCIe switch trở thành mắt xích quan trọng của data center AI

Điểm đáng chú ý nhất của Switchtec PFX 160xG6 không chỉ nằm ở con số 160 lane.

Sản phẩm phản ánh một thay đổi lớn hơn trong ngành server: cuộc đua AI đang mở rộng từ accelerator sang toàn bộ hạ tầng kết nối.

GPU nhanh hơn đòi hỏi HBM nhanh hơn. HBM và GPU nhanh hơn lại yêu cầu NIC, SSD và PCIe fabric đủ khả năng cung cấp dữ liệu. Khi mỗi server tích hợp ngày càng nhiều accelerator, kiến trúc kết nối trở thành một trong những yếu tố quyết định hiệu năng thực tế.

Việc Microchip xây dựng đồng thời Switchtec Gen 6 và XpressConnect cho thấy hãng đang muốn cung cấp cả hai lớp của bài toán: switch để mở rộng và phân phối kết nối, retimer để duy trì chất lượng tín hiệu khi khoảng cách tăng lên.

Tổng kết

Microchip Switchtec PFX 160xG6 cho thấy PCIe switch đang trở thành một thành phần quan trọng không kém GPU, NIC hay SSD trong máy chủ AI thế hệ mới.

Với 160 lane PCIe Gen6, tối đa 20 port, tiến trình 3nm và nhiều tính năng quản lý, bảo mật, Switchtec Gen 6 được thiết kế để giúp các nhà sản xuất server kết nối nhiều accelerator và thiết bị lưu trữ hơn mà không phụ thuộc hoàn toàn vào số lane PCIe trực tiếp từ CPU.

Trong khi đó, XpressConnect bổ sung mảnh ghép còn lại bằng cách khôi phục tín hiệu PCIe 6.0 và CXL 3.1 trên những đường truyền dài hơn với độ trễ dưới 12ns.

Màn trình diễn tại FMS 2026 vì thế không đơn thuần giới thiệu hai con chip mới. Nó cho thấy Microchip đang xây dựng một hệ sinh thái kết nối PCIe 6.0 hoàn chỉnh để phục vụ thế hệ data center nơi CPU, GPU, memory và storage ngày càng được tổ chức thành những pool tài nguyên tốc độ cao thay vì các thành phần bị giới hạn trong một máy chủ truyền thống.

Theo dõi và cập nhật thông tin công nghệ mới nhất cùng Máy Chủ Việt.

Nguồn: ServeTheHome